

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2001-102595

(43)Date of publication of application : 13.04.2001

(51)Int.Cl.

H01L 29/786

G09F 9/30

H05B 33/14

(21)Application number : 11-279874

(71)Applicant : SANYO ELECTRIC CO LTD

(22)Date of filing : 30.09.1999

(72)Inventor : FURUMIYA NAOAKI


SANO KEIICHI

(54) THIN FILM TRANSISTOR AND DISPLAY

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an EL display in which EL elements emit light at a specified brightness by keeping constant the potential at the gate electrode of a TFT for driving a self-light emitting element while suppressing the leakage current of a switching TFT and to provide a display in which display elements and wiring can be arranged at high density.

SOLUTION: Extending direction of a gate electrode 11 formed by projecting a part of a gate signal line 51a is inclined against the extending direction of the gate signal line 51a. Since the joint to a channel 13c and the end of laser light in the long axis direction do not overlap when the active layer of a switching TFT 30 is converted into a p-Si film by irradiating an a-Si film with a linear laser light, a switching TFT 30 generating no leakage current can be obtained resulting a stabilized EL display.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2001-102595

(P2001-102595A)

(43) 公開日 平成13年4月13日 (2001.4.13)

(51) Int. Cl. ⁷	識別記号	F I	J-13-1* (参考)
H01 L 29/78		G09 F 9/30	3 3 8 3 K 0 0 7
G09 F 9/30	3 3 8	H05 B 33/14	A 5 C 0 9 4
H05 B 33/14		H01 L 29/78	6 1 7 K 5 F 1 1 0
			6 1 8 C

審査請求 未請求 請求項の添付 ○ L (全 9 項)

(21) 出願番号 特願平(1)-279374

(22) 出願日 平成13年9月30日 (1999.9.30)

(71) 出願人 00001889

三井電機株式会社

大阪府守口市京阪本通2丁目5番5号

(72) 発明者 古宮 直明

大阪府守口市京阪本通2丁目5番5号 三

井電機株式会社内

(72) 発明者 佐野 孝一

大阪府守口市京阪本通2丁目5番5号 三

井電機株式会社内

(74) 代理人 10011383

弁理士 芝野 正繁


最終頁に続く

(54) 【発明の名称】 液晶トランジスタ及び表示装置

(57) 【要約】

【課題】 スイッチング用TFT下のリーク電流を抑制して自発光素子駆動用TFTのゲート電位の電位を一定に保つことによりE-L素子が発光すべき輝度で発光するE-L表示装置を提供すること、高輝度に表示画像及び背景画を配置することか可能な表示装置を提供する。

【解決手段】 ゲート信号線51aの一部が突出して成るゲート異相1の存在方向が、そのゲート信号線51aの電圧方向に対して傾斜した形状とすることにより、スイッチング用TFT3の駆動電圧を $\alpha-Si$ 膜に傾伏のレーザ光を照射して $\alpha-Si$ 膜とする際に、チャンネル13aとの接合部とレーザ光の長軸方向の端部と重畳しないため、リーク電流の発生しないスイッチング用TFT3を得ることができ、安定した表示のE-L表示装置を得ることができる。



1

【特許請求の範囲】

【請求項1】 ゲート信号線から突出して成るゲート電極の主たる延在方向が、前記ゲート信号線の延在方向に対して横斜していることを特徴とする薄膜トランジスタ。

【請求項2】 前記電極を成す半導体層が、前記ゲート電極と接触交差していることを特徴とする請求項1に記載の薄膜トランジスタ。

【請求項3】 自発光素子と、該自発光素子に電流を供給するタイミングを制御するスイッチング用薄膜トランジスタと、該スイッチング用薄膜トランジスタにゲート信号を供給するゲート信号線とを備えた表示装置であって、前記ゲート信号線から突出して成るゲート電極の主たる延在方向が、前記ゲート信号線の延在方向に対して横斜していることを特徴とする表示装置。

【請求項4】 前記表示装置に更に前記自発光素子に電流を供給する自発光素子駆動用薄膜トランジスタとを備えたことを特徴とする請求項3に記載の表示装置。

【請求項5】 前記スイッチング用薄膜トランジスタに駆動信号を供給する駆動信号線と、前記駆動信号線に応じて電流を前記自発光素子に供給する駆動電流線とが、前記自発光素子駆動用薄膜トランジスタと交差して配置していることを特徴とする請求項3又は4に記載の表示装置。

【請求項6】 複数の表示画素を行方向に配列した表示画素群を複数行備え、隣接する行の各表示画素が所定画素分ずれて配置された表示装置において、前記駆動電流線はそれぞれに応じて横斜して配置され、該横斜方向と前記ゲート電極の主たる延在方向とが略一致していることを特徴とする請求項3又は4に記載の表示装置。

【請求項7】 前記スイッチング用薄膜トランジスタから供給される信号を保持し、該信号を前記自発光素子駆動用薄膜トランジスタに供給する保持容量を前記両薄膜トランジスタ間に備えることを特徴とする請求項4乃至6のうちいずれか1項に記載の表示装置。

【請求項8】 前記スイッチング用薄膜トランジスタ、前記保持容量、前記駆動用薄膜トランジスタ及び前記自発光素子とを形成する各領域は、各表示画素において、横斜されたゲート信号線側から順に配置されていることを特徴とする請求項7に記載の表示装置。

【請求項9】 前記スイッチング用薄膜トランジスタのチャネル長方向は、前記ゲート信号線の延在方向に対して横斜していることを特徴とする請求項3乃至8のうちいずれか1項に記載の表示装置。

【請求項10】 前記駆動用薄膜トランジスタのチャネル長方向は、前記駆動信号線及び/又は前記駆動電流線に対して略垂直であることを特徴とする請求項3乃至9のうちいずれか1項に記載の表示装置。

【請求項11】 前記スイッチング用薄膜トランジスタの絶縁層を成す半導体層が、前記ゲート電極と接触交差

2

していることを特徴とする請求項3乃至9のうちいずれか1項に記載の表示装置。

【請求項12】 前記駆動信号線と前記駆動電流線とは、前記表示装置の表示領域内で交叉差であることを特徴とする請求項3乃至11のうちいずれか1項に記載の表示装置。

【請求項13】 前記自発光素子は、エレクトロルミネッセンス素子であることを特徴とする請求項3乃至12のうちいずれか1項に記載の表示装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は薄膜トランジスタ及び表示装置に関し、特にエレクトロルミネッセンス素子及び薄膜トランジスタを備えたエレクトロルミネッセンス表示装置に関する。

【0002】

【従来の技術】近年、エレクトロルミネッセンス(Electro Luminescence; 以下、「EL」と称する。)素子を用いた表示装置が、CRTやLCDに代わる表示装置として注目されており、例えば、そのEL素子を駆動させるスイッチング素子として薄膜トランジスタ(Thin Film Transistor; 以下、「TFT」と称する。)を備えた表示装置の研究開発も進められている。

【0003】

図4に、従来のEL表示装置の表示画素近傍の平面図を示し、図5(a)に図4中のA-A線に沿った断面図を示し、図5(b)に図4中のB-B線に沿った断面図を示す。また、図3(c)に従来のTFTにレーザ光を照射した状態を示し、図3(d)に放射のレーザ光の発光方向のエネルギー分布を示す。

【0004】図4に示すように、行方向(図4左方向)に複数本配置したゲート信号線51a、51bと、列方向(図4上方向)に複数本配置した駆動信号線53a、53bとが互いに交差しており、それら両信号線によって囲まれる領域は表示画素領域10であり、その表示画素領域10には、EL表示素子60、スイッチング用TFT30、保持容量及びEL素子駆動用TFT40が配置されている。

【0005】ゲート信号線51a、51bとドレイン信号線53a、53bとに囲まれる表示画素領域10のEL表示素子60、スイッチング用TFT30、保持容量及びEL素子駆動用TFT40について図4及び図5に従って説明する。

【0006】スイッチング用TFT30は、ゲート信号線51aに接続されておりゲート信号が供給されるゲート電極11と、駆動信号線52aに接続されており駆動信号が供給されるドレイン電極16と、EL素子駆動用TFT40のゲート電極41に接続されているソース電極13とからなる。絶縁層基板10上に、放射層である多結晶シリコン層(以下「p-Si層」と称する。)を形成し、その上にゲート絶縁層12を介してゲ

ート電極11が形成されている。ゲート電極11は、ゲート信号線51aに対して直交に2つ突出した形状であり、いわゆるダブルゲート構造である。

【0007】また、ゲート信号線51と並行に駆動電極54が配置されている。この駆動電極54は容量電極54a、ゲート絶縁膜12を介して下層に形成した容量電極55との間で電荷を蓄積して電圧を成している。この保持電極は、ソース13との一部を重合して成っており、Eし素子駆動用TFT40のゲート電極41に印加される電圧を保持するために設けられている。

【0008】Eし素子駆動用TFT40は、スイッチング用TFT30のソース電極13aに接続されているゲート電極41と、Eし素子80の経路61に接続されたソース電極43と、Eし素子60に供給される駆動電極53bに接続されたドレイン電極43dとから成る。

【0009】また、Eし素子60は、ソース電極43sに接続された経路61と、共通電極である経路87、及びこの経路61と経路67との間に挟まれた発光素子8とから成る。

【0010】ゲート信号線51aからのゲート信号がゲート電極11に印加されると、スイッチング用TFT30がオンになる。そのため、駆動信号線52aから駆動電極53aにEし素子駆動用TFT40のゲート電極41に供給され、そのゲート電極41の電位がドレイン信号線52aの電位と同電位になる。そしてゲート電極41に供給された電極に相当する電極が駆動電極に接続された駆動電極53bからEし素子60に供給される。それによってEし素子60は発光する。

【0011】なお、Eし素子60はITO(Inchuse Thin oxide)等の透明電極から成る経路61、MTDA(4,4'-bis(3-ethoxyphenyl)phenylamine)から成る第1ホール輸送層62、TPD(4,4'-bis(3-ethoxyphenyl)phenylamine)からなる第2ホール輸送層63、キノクリン(quinacridone)誘導体を含むBebq2(1,6-ペンジ[1h]キノリン-9,10-ビス(メチル)から成る発光層64、及びBebq2から成る電子輸送層65からなる発光素子80。フッ化リチウム(LiF)とアルミニウム(Al)の積層体あるいはマグネシウム-インジウム合金から成る経路87がこの順序で積層形成された構造である。

【0012】またEし素子8、経路から注入されたホールと、経路から注入された電子とが発光層の内部で再結合し、発光層を形成する有機分子を励起して励起電子が生成し、この励起電子が放射失活する過程で発光層から光が放たれ、この光が透明な経路から透明絶縁基板を介して外部へ放出されて発光する。

【0013】そして、従来のTFTは、その駆動電極にp-Si層を用いている。そのp-Si層は、基板10上にCVD法等を用いて非晶シリコン膜(以下「a-

S-i膜」と称する。)を堆積し、そのa-S-i膜に縦状のレーザ光を照射して多結晶化して形成する。その後ゲート絶縁膜12を介してゲート電極11を形成する。

【0014】そのレーザ光照射は、図3(b)に示すように、縦状のレーザ光を基板の一方から他方向に向かってスポット照射しながら進走して照射される。図中において、点線のレーザ光を照射した後斜めに進走して一点線まで進走するスポット照射を行う。この照射を連続して一方から他方向に向かって行う。このレーザ光照射はそのレーザ光の照射方向が図4に示すようにゲート信号線に対して垂直な方向になるようにして行う。

【0015】ところで、図3(c)に示すように、縦状のレーザ光は照射方向のエネルギー分布はその両端に近づくにつれて中央付近に比べなだらかに低くなっていく。即ち、レーザ光の強度分布は均一ではない。そのため、図3(b)のように結晶化とその後に形成するゲート11との重合部であるチャネル13cのソース13sとの重合部(図中点線部分)が、エネルギーの低いレーザ光の端部が重畳してしまったり、その領域のp-Si膜は他のレーザエネルギーが高い領域に比べ結晶化が十分に行われなくなり、性能が劣化してしまう。そのレーザの低い領域に再度エネルギーの高いレーザを照射して性能を大きくすることが考えられるが、そうしても、結晶化は他の領域と同じには成らない。また、多結晶化はa-S-i膜にレーザを照射した場合のTFT特性と、一度レーザをa-S-i膜に照射して再度さらにレーザを照射した場合のTFT特性では、非晶状態にレーザを照射して一度に多結晶化する方が特性が良好である。それは、特にチャネルとの重合部における特性において顕著である。即ち、チャネルとの重合部において、ゲート電極に印加される電圧による電界集中によりリーク電流が発生してしまう。

【0016】【発明が解決しようとする課題】ところで、従来のEし表示素子は、図3(b)及び図4に示すように、スイッチング用TFTのゲート電極をゲート信号線に対して垂直に突出させた形状であるため、そのゲート電極と交差する駆動電極であるp-Si膜がゲート電極と交差している。

【0017】そのため、a-S-i膜にレーザ光を照射して多結晶化してp-S-i膜とする際に、チャネルとの重合部に、縦状のレーザ光のエネルギーが低い端部が重畳して照射されることになる。そうすると、前述の通り、TFTにリーク電流が発生してしまうことになる。

【0018】そうすると、スイッチング用TFT30がオフした場合にも、Eし素子駆動用TFT40のゲートに電圧が印加されてしまいEし素子駆動用TFT40がオンしてしまうことになり、Eし素子80が常に発光してしまい良好な表示を得ることができなくなるといった点があった。

【0019】また、工程増大を防止するために同時に同一の低抵抗材料で駆動信号線及び駆動電線は形成されるため両配線を交差させない。この条件の下で、駆動線及び表示素子を高密度で配置するためには、図4に示す従来のように、ゲート電極をゲート信号線に対して垂直に、また駆動線を各ゲート電極に対して垂直に配置すると、表示素子を伴う面積が大きくなってしまい、高効率な素子でできないという欠点もあった。

【0020】そこで本発明は、上記の従来の欠点を克服して為されたものであり、スイッチング用TFTのリーク電流を抑制して発光素子駆動用TFTのゲート電極の単位を一定に保つことにより発光素子が発光すべき速度で発光する表示装置を提供するとともに、表示素子を高密度に配置した表示装置を提供することを目的とする。

【0021】

【詳細を説明するための手段】本発明のTFTは、ゲート信号線から突出して成るゲート電極の主たる延在方向が、前記ゲート信号線の延在方向に対して傾斜しているものである。

【0022】また、上述のTFTは、駆動電流を成す半導体層が、前記ゲート電極と層間絶縁膜を介してTFTと成る。

【0023】また、本発明の表示装置は、発光素子と、該発光素子に電流を供給するタイミングを制御するスイッチング用薄層トランジスタと、該スイッチング用薄層トランジスタにゲート信号を供給するゲート信号線とを備えた表示装置であって、前記ゲート信号線から突出して成るゲート電極の主たる延在方向が、前記ゲート信号線の延在方向に対して傾斜しているものである。

【0024】また、上述の表示装置は、前記表示素子に前記発光素子に電流を供給する発光素子駆動用薄層トランジスタを備えた表示装置である。

【0025】また、前記スイッチング用薄層トランジスタに駆動信号を供給する駆動信号線と、前記駆動信号線に応じて発光素子に電流を供給する駆動電線とが、前記表示素子領域に前記ゲート信号線と交差して配置されている表示装置である。

【0026】更に、複数の表示素子を方向に配列した表示素子群を複数行直え、隣接する行の各表示素子が所定面積分けて配置された表示装置において、前記駆動信号線はそれぞれの行に応じて延在して配置され、該延在方向と前記ゲート電極の主たる延在方向とが略一致している表示装置である。

【0027】また、前記スイッチング用薄層トランジスタから供給される信号を保持し、該信号を前記発光素子駆動用薄層トランジスタに供給する保持容量を前記薄層トランジスタ間に備える表示装置である。

【0028】また、前記スイッチング用薄層トランジスタ、前記保持容量、前記駆動用薄層トランジスタ及び前記発光素子を形成する基板上は、各表示素子に相対

て、複数のゲート信号線領域に順に配置されている表示装置である。

【0029】更にまた、前記スイッチング用薄層トランジスタのチャネル長方向は、前記ゲート信号線の延在方向に対して傾斜している表示装置である。

【0030】また、前記駆動用薄層トランジスタのチャネル長方向は、前記駆動信号線及び/又は前記駆動電線線に対して垂直である表示装置である。

【0031】また、前記スイッチング用薄層トランジスタの駆動電流を成す半導体層が、前記ゲート電極と層間絶縁膜を介してTFTと成る。

【0032】また、前記駆動信号線と前記駆動電線とは、前記表示装置の表示領域内で非交差である表示装置である。

【0033】更に、前記発光素子は、エレクトロルミネッセンス素子である表示装置である。

【0034】

【発明の効果】本発明をEML表示装置に採用した構造について以下に説明する。

【0035】図1は有機EL表示装置の表示素子領域の平面図を示し、図2は図1中のA-A線、B-B線及びC-C線に沿った断面図を示す。また、図3(a)に本発明のTFTにレーザ光を照射した状態を示す。

【0036】まず図の形態においては、EML表示装置に備えた各TFT30、40は、ゲート電極をゲート絶縁膜を介して駆動電線の上に設けたいわゆるトップゲート構造のTFTであり、駆動電線としてA-S、B線にレーザ光を照射して多結晶化したp-Si層を用いている。

【0037】図1に示すように、行方向（図面左右方向）にゲート信号線51a、51b、51cがほぼ等間隔で並び、列方向（図面上下方向）に駆動電線53a、53b、53cがほぼ等間隔で並ぶ。これらの両信号線が互いに交差しており、それら両信号線によって囲まれる領域は表示素子領域10であり、その各表示素子領域10には、EML表示素子60、スイッチング用TFT30、保持容量及びEML素子駆動用TFT40が配置されている。

【0038】各ゲート信号線51a、51b、51cが延在する方向（行方向）は、各色領域の表示素子が赤色（R）、青色（G）、青色（B）を1周期として繰り返して配置されている。そして、その縦断する各ゲート信号線に接続された各表示素子は、隣接する各ゲート信号線同士と互いに、各ゲート信号線が延在する方向にずれて配置されている。いわゆるデルタ配列である。

【0039】例えば、隣接するゲート信号線51aとゲート信号線51bに注目すると、ゲート信号線51aに接続されている各表示素子と、ゲート信号線51bに接続されている各表示素子とは、本発明の形態においては、同じ色の表示素子であると、各ゲート信号線の延在方向に互いに1/7周期分ずれて配置されている。ま

た。隣接するゲート信号線51bとゲート信号線51cについていても、ゲート信号線51bに接続されている表示素子とゲート信号線51cに接続されている各表示素子とは互いに各ゲート信号線の延長方向に1、7画素分ずれて配置されている。

【0040】また、各駆動信号線52a、52b、52cは、主として列方向に延在しており、同じ色の表示素子に接続されており、各行の表示素子の配列に応じて各行ごとに変曲して左右に蛇行して配置されている。即ち、隣接する行方向の表示素子の所定の表示画素分だけ蛇行して凹凸を繰り返しながら、主として列方向に延在している。その所定画素分である蛇行ピッチ、即ち蛇行のピークとピークとの間隔は本実施形態の場合には概ね4表示画素である。

【0041】また、各駆動信号線53a、53b、53cは列方向に配置されており、異なる色の表示素子に接続されており、各行の表示素子の配列に応じて各行の表示素子の右側及び左側に交互に所定の表示画素分ずれて配置されている。即ち、駆動信号線53aに注目してみると、ゲート信号線51aに接続されたRの表示素子の右側に配置されてその表示素子のEし素子駆動用TFTに接続され、続いて次の行のゲート信号線51bに接続されたGの表示素子の左側に配置されてその表示素子のEし素子駆動用TFTに接続され、続いて更に次の行のゲート信号線51cに接続されたBの表示素子の右側に配置されてその表示素子のEし素子駆動用TFTに接続されており、各行の表示画素数であって各ゲート信号線と交差する箇所点においてゲート信号線に対して概ね45°傾斜して配置されている。その所定画素分である蛇行ピッチ、即ち蛇行のピークとピークとの間隔は本実施形態の場合には概ね1、2表示画素分である。なお、各駆動信号線52a、52b、52cと、各駆動信号線53a、53b、53cとは、A1等の導電材料から成っており、互いに短絡を防止するために交差しないように配置されている。

【0042】更に、各ゲート信号線51a、51b、51cは、その両端が突出部が形成されており、その突出部がゲート電極11である。このゲート電極11の主たる延長方向は各ゲート信号線の延長方向に対して非直交方向である。即ち、ゲート信号線に対して傾斜した方向に突出して延在している。ここで、ゲート電極の主たる延長方向とは、ゲート電極の延長方向の長さの最も長い部分の延長方向をいうものとし、図1の場合のように、ゲート信号線から一部が下方に突出しており、その先の部分が斜め下もしくは斜め下方向に延在している場合には、この延在しているゲート電極の長さの割合が最も大きい斜め下又は斜め下方向に延在している部分の延長方向をいうものとする。即ち、図1の場合、ゲート電極の主たる延長方向は、ゲート信号線に対して概ね45°右下方向又は左下方向である。

【0043】以下に、ゲート信号線51aと駆動信号線52aに接続された表示素子に形成されたスイッチング用TFT30、Eし素子駆動用TFT40及びEし表示素子60について説明する。

【0044】スイッチング用TFT30は、一部が突出して右斜め方向に延在したゲート信号線51aに接続されておりゲート信号が供給されるゲート電極11と、駆動信号線52aに接続されており駆動信号、即ち映像信号が供給されるトレン電極16と、Eし素子駆動用TFT40のゲート電極41に接続されているソース電極13とからなる。なお、基板10上に、スイッチング用TFT30のp-Si層から成る能動層13と容量電極55が同時に形成され、その上にゲート絶縁膜12を介して保持容量電極54がゲート電極11と同じ材料で同時に形成されている。

【0045】このスイッチング用TFT30のp-Si層から成る能動層13は「U」の字状に配置されゲート電極11と2箇で蓋しており、その交差部においてチャネル13cを構成しており、いわゆるダブルゲート構造を成っている。

【0046】この各チャネル13cのチャネル長方向はゲート電極11に対して直交して配置されているので、ゲート電極11と同様にゲート信号線51aに対して概ね45°の斜め方向に配置されている。

【0047】このため、能動層のp-Si層を半品質シリコン膜にレーザ光を照射して多結晶化する際の照射のレーザ光の長軸方向が、ゲート信号線の延長方向と同じ場合、あるいは傾斜したレーザ光の長軸方向がゲート信号線の延長方向と交差した方向の場合においても、レーザ光のエネルギーが均一に半品質シリコン膜に照射することが出来る。即ち、図3(a)に示すように、レーザ光はチャネルの接合部例えば点線内Aにおいて、傾斜したレーザ光の端部のエネルギーが低い領域がチャネル接合部と重畳することがなくなり、蛇行のカーブp-Si層を得ることが出来るため、リーク電流の発生を防止することができ、各表示素子のスイッチング用TFT30の特性を均一にする事が出来る。従って、各表示素子の駆動用TFT40のゲートに安定して電圧を供給することが出来ることになり、ばらつきのない表示を得ることが出来るEし表示装置を構成できる。

【0048】また、ゲート信号線51aと同一材料から成り、ゲート信号線51aと並行に保持容量電極54が配置されている。この保持容量電極54は、ゲート絶縁膜12を介してTFT30のソース13と接続された容量電極55との間で電荷を蓄積して容量を成っている。この保持容量は、Eし素子駆動用TFT40のゲート電極41に印加される電圧を保持するために設けられている。

【0049】Eし素子駆動用TFT40は、スイッチング用TFT30のソース電極13に接続されているゲ

ート電極41と、E1素子60の陰極61に接続されたソース電極43と、E1素子60に供給される駆動電極深53bに接続されたドレイン電極43cとから成る。このE1素子駆動用TFT40のチャネル長方向は駆動電極深53a及び駆動電極深53bの延長方向に対して垂直に配置されている。

【0054】また、E1素子60は、ソース電極43aに接続された陰極61と、共通電極である陰極67、及びこの陰極61と陰極67との間に挟まれた発光素子層68から成る。各表示画素には、青色（R）、緑色（G）、黄色（B）の発光層材料をそれぞれ異なる色によって形成し、各表示画素ごとに各一色を発光させる。

【0055】上述のスイッチング用TFT、保持電極、E1素子駆動用TFT及びE1素子は、ゲート信号線側から図4下方向に向かって、この順番に各領域が配置されている。このように配置することにより、列方向の発光層の距離を大きくすることができ、E1素子の各色の発光層を差す際に、回り込みによる漏れする色の発光層との混交を防止することができ、色純度を向上させることができる。

【0056】ゲート信号線51aからのゲート信号がゲート電極11に印加されると、スイッチング用TFT30がオンになる。そのため、駆動電極深52aから駆動電極がE1素子駆動用TFT40のゲート電極41に供給され、そのゲート電極41の電位が駆動電極深52aの電位と同電位になる。そしてゲート電極41に供給された電流線に相当する電流が駆動電極に接続された駆動電極深53bからE1素子60に供給される。それによってE1素子60は発光する。

【0057】なお、E1素子60は、ITO等の透明電極から成る陰極61、M1TATAから成る第1ホール輸送層62、TPDから成る第2ホール輸送層63、キタクリン誘導体を含むBebqから成る発光層64及びBebqから成る延子輸送層65からなる発光素子層66、LiFとA1との積層体、あるいはA1とリチウム（し）との合金から成る陰極67がこの順番で積層形成された構造である。このE1素子が各色を発光するためには、発光層の材料を各色に応じた材料とすることにより可能である。なお、各色を図1のようにR、G、Bを発光させるためには、まずRの発光材料を配置する箇所に開口部を有するメタルマスクを保護及び平坦化膜上に載せてRの発光材料を塗布し、続いてGの発光材料を配置する箇所に開口部を有するメタルマスクにてGの発光材料を塗布し、更にBの発光材料を配置する箇所に開口部を有するメタルマスクにてBの発光材料を塗布して発光層を形成する。このとき隣接する異なる色の発光層に異なる色の発光材料が回り込んで色が混合させることがないようにする必要がある。

【0054】以下に、本発明のE1表示装置について図2に従って説明する。

【0055】絶縁性基板10上に、CVD法を用いてa

—S1膜13、43を成膜する。そして、そのa—S1膜13、43上に輝度のレーザ光、例えば波長308nmのXeC1エキシマレーザ光を、その走査方向が基板10の長辺方向と一致するように一様から他端に向かって走査しながら照射して、領域間結晶化することにより多結晶化して、a—S1膜をp—S1膜にする。

【0056】そして、p—S1膜13、43を各TFT30、40を形成する位置にホトリソ技術を用いて島状に形成させて陰極膜13、43を形成する。そのとき同時にスイッチング用TFT30の絶縁層13に達して、保持電極の一方の電極層55を形成する。そして、その島化されたp—S1膜を含む平面に、CVD法によってS10膜から成るゲート絶縁膜12を形成する。

【0057】そのゲート絶縁膜12上に、Cr、Mo等の高融点金属をスパッタ法にて成膜し、それをホトリソ技術を用いてスイッチング用TFT30に接続されるゲート信号線51、ゲート電極11、及び保持電極層54を同一材料で同時に形成する。この保持電極層54は各表示領域110に形成された電極層55の上層膜にある他方の電極層を接続している。また、同時にE1素子駆動用TFT40のゲート電極41を形成する。更に、同時にソース電極13とゲート電極41とを接続されるようにする。

【0058】そして、駆動層のうち、ゲート電極11、41の両側に位置する箇所にゲート絶縁膜12を介してイオン注入にて不純物を導入して、ソース領域13a、43a及びドレイン領域13d、43dを形成する。スイッチング用TFT30のソース領域13a及びドレイン領域13dにはPイオンを導入してn型チャネルTFTとす。E1素子駆動用TFT40のソース領域43a及びドレイン領域43dにはBイオンを導入してp型チャネルTFTとする。また、スイッチング用TFT30にはゲート電極11の直下のチャネル領域13cとソース領域13a及びドレイン領域13dとの間に、ソース領域43a及びドレイン領域43dの不純物濃度よりも低い領域、即ちLD0（Lightly Doped Drain）領域13lを形成しても良い。

【0059】ゲート信号線51、ゲート電極11、41及び保持電極層54の上方に、SiO₂膜、S10膜及びS10₂膜を連続してCVD法にて成膜し3層から成る層間絶縁膜15を形成する。

【0060】そして、この層間絶縁膜15及びその下層のゲート絶縁膜12に、E1素子駆動用TFT40のドレイン領域43dに対応した位置にコンタクトホールを形成する。

【0061】その後、コンタクトホール及び層間絶縁膜15上にA1等の導電材料を成膜し、ホトリソ技術により駆動電極深52b及び駆動電極深53bを形成する。

【0062】駆動電極深52b、駆動電極深53b及び

層間絶縁15上に、アクリル系感光性樹脂、SiO₂膜などの平坦性を有する平坦化絶縁膜17を形成する。この平坦化絶縁膜17、層間絶縁膜15及びゲート絶縁膜12を貫通して、Eし素子駆動用TFT40のソース領域43aに対応した位置にコンタクトホールを形成する。そして、そのコンタクトホールを塞いでその上方にEし素子60の陽極61とTFT40のゲートとを形成する。

【0063】その時図6-1の上方に図1の素子構造層62、第2ホール絶縁層63、発光層、電子輸送層64から成る発光素子層60が積層されており、更にその上に陰極67が形成されている。

【0064】こうして作製された各TFT30、40及びEし素子60が、マトリクス状に配置された表示領域110に配列されてEし表示装置が構成されている。

【0065】また、駆動電圧線53a及び駆動電圧線52aは、ゲート信号線51b上で、ゲート電極の主たる延在方向に並行に配線されている。そのため、駆動電圧線52aと駆動電圧線53aを短絡させることなく配置することができるように、各配線及び表示回路を高密度に効率よく配置することができる。

【0066】なお、本発明の形態においては、ゲート電極がゲート信号線に対して45°傾斜した方向に突出した場合を示したが、この角度は45°に限定されるものではなく、チャンネルとの接合部とレーザ光の照射方向とが位置した方向であればよく、例えば30°〜60°でも良い。

【0067】また、本発明の形態においては、駆動電圧線の配行のピッチを、0、4表示画素分としたが本発明はそれに限定されるものでなく、0、4表示画素分以上であればよく、また駆動電圧線の配行のピッチは1、2表示画素分に限定されるものでなく、1表示画素分以上であればよく、好ましくは1、5表示画素分提供がよい。更に隣接するゲート信号線に接続された表示画素は、解像度が最も高くできるように互いに1、5表示画素分ずれていることが好ましい。

【0068】また、本発明における「1表示画素分」ずれているとは、行方向の1表示画素ピッチ分ずれていることを示す。

【0069】また、本発明の形態においては、発光層として多結晶シリコン膜を用いたが、完全に発光層全体が結晶化されていなくても多結晶シリコン膜を用いても良い。

【0070】また、絶縁性基板とは、ガラスや合成樹脂などから成る絶縁性基板、又は導電性を有する基板ある

いは半導体基板等の表面にS、O₂膜やSi₃N₄などの絶縁膜を形成して基板表面が絶縁性を有している基板をいうものとする。

【0071】また、本発明の形態においては、陽極及び陰極S、P層から成る容量電極が駆動電圧線及び駆動電圧線と重畳していない場合を示したが、本発明はそれに限定されるものではない。即ち、陽極が駆動電圧線又は駆動電圧線と絶縁線等を介して重畳していても良く、それによって発光する面積を大きくすることが出来る表示を得ることが可能となり、また、容量電極が駆動電圧線と重畳していても良く、それによって、上述の実験形態のように保持容量電極と容量電極との間で形成される保持容量に加え、駆動電圧線と容量電極との間でも層間絶縁膜を介して容量を形成することができるため、充分大きい保持容量を得ることが出来る。

【0072】【発明の効果】本発明によれば、スイッチング用TFTのリーク電流を抑制して自発光素子駆動用TFTのゲート電極の電位を一電に保つことによりEし素子が発光すべき輝度で発光するEし表示装置を提供するとともに、高画質に表示画素及び各配線を配置することが可能な表示装置を提供する。

【図面の簡単な説明】

【図1】本発明のEし表示装置の平面図である。

【図2】本発明のEし表示装置の断面図である。

【図3】TFTの一部拡大図である。


【図4】従来のEし表示装置の平面図である。

【図5】従来のEし表示装置の断面図である。


【符号の説明】

11	41	ゲート電極
13	43	発光層
13a	43a	ソース領域
13d	43d	ドレイン領域
13e	43e	チャンネル領域
30		スイッチング用TFT
40		Eし素子駆動用TFT
52a	52b、52c	駆動電圧線
53a	53b、53c	駆動電圧線
54		保持容量電極
55		容量電極
60		Eし素子
61a	61b、61c	陽極
110		表示領域


【図1】




【図2】




【図3】



【図4】



【図5】



フロントページの続き

Fターム(参考) 3K007 AB02 AB05 AB18 BA05 CA01
 CB01 DA01 DB03 EB00 FA01
 SC094 AA05 AA02 AA25 AA43 AA48
 BA03 BA29 CA19 DA13 DB04
 EA04 EA10 EB02 FA01 FB01
 FB12 FB14 GB10
 SF116 DD01 DD02 DD13 DD14 EE04
 EE28 GG02 GG13 GG14 GG44
 HK01 HK13 HK03 HK15 HK17
 NN03 NN03 NN04 NN72 PP03
 PP04 PP23 QQ11